來源：內容整理自互聯網 謝謝。半導體從業者對芯片都有一定程度的了解 但我相信除了在晶圓廠的人外 很少有人對工藝流程有深入的了解。在這里我來給大家做一個科普。首先要做一些基本常識科普：半導體元件制造過程可分為前段制程（包括晶圓處理制程、晶圓針測制程）；還有后段（包括封裝、測試制程）。零、概念理解所謂晶圓處理制程 主要工作為在硅晶圓上制作電路與電子元件（如電晶體、電容體、邏輯閘等） 為上述各制程中所需技術最復雜且資金投入最多的過程 以微處理器（Microprocessor）為例 其所需處理步驟可達數百道 而其所需加工機臺先進且昂貴 動輒數千萬一臺 其所需制造環境為為一溫度、濕度與含塵（Particle）均需控制的無塵室（Clean-Room） 雖然詳細的處理程序是隨著產品種類與所使用的技術有關；不過其基本處理步驟通常是晶圓先經過適當的清洗（Cleaning）之後 接著進行氧化（Oxidation）及沈積 最後進行微影、蝕刻及離子植入等反覆步驟 以完成晶圓上電路的加工與制作。晶圓針測制程則是在制造好晶圓之后 晶圓上即形成一格格的小格 我們稱之為晶方或是晶粒（Die） 在一般情形下 同一片晶圓上皆制作相同的晶片 但是也有可能在同一片晶圓上制作不同規格的產品；這些晶圓必須通過晶片允收測試隔間 晶粒將會一一經過針測（Probe）儀器以測試其電氣特性 而不合格的的晶粒將會被標上記號（InkDot） 此程序即稱之為晶圓針測制程（WaferProbe）。然後晶圓將依晶粒為單位分割成一粒粒獨立的晶粒。IC封裝制程（Packaging）：利用塑膠或陶瓷包裝晶粒與配線以成集成電路；目的是為了制造出所生產的電路的保護層 避免電路受到機械性刮傷或是高溫破壞。而后段的測試則是對封裝好的芯片進行測試 以保證其良率。因為芯片是高精度的產品 因此對制造環境有很高的要求。下面對主要的制程進逐一講解：一、硅晶圓材料晶圓是制作硅半導體IC所用之硅晶片 狀似圓形 故稱晶圓。材料是「硅」 IC（IntegratedCircuit）廠用的硅晶片即為硅晶體 因為整片的硅晶片是單一完整的晶體 故又稱為單晶體。但在整體固態晶體內 眾多小晶體的方向不相 則為復晶體（或多晶體）。生成單晶體或多晶體與晶體生長時的溫度 速率與雜質都有關系。二、光學顯影光學顯影是在感光膠上經過曝光和顯影的程序 把光罩上的圖形轉換到感光膠下面的薄膜層或硅晶上。光學顯影主要包含了感光膠涂布、烘烤、光罩對準、曝光和顯影等程序。關鍵技術參數:最小可分辨圖形尺寸Lmin(nm)、聚焦深度DOF曝光方式:紫外線、X射線、電子束、極紫外光三、蝕刻技術蝕刻技術（EtchingTechnology）是將材料使用化學反應物理撞擊作用而移除的技術。可以分為:濕蝕刻（wetetching）:濕蝕刻所使用的是化學溶液 在經過化學反應之后達到蝕刻的目的.干蝕刻（dryetching）:干蝕刻則是利用一種電漿蝕刻（plasmaetching）。電漿蝕刻中蝕刻的作用 可能是電漿中離子撞擊晶片表面所產生的物理作用 或者是電漿中活性自由基（Radical）與晶片表面原子間的化學反應無塵室 甚至也可能是以上兩者的復合作用。現在主要應用技術:等離子體刻蝕 四、CVD化學氣相沉積這是利用熱能、電漿放電或紫外光照射等化學反應的方式 在反應器內將反應物（通常為氣體）生成固態的生成物 并在晶片表面沉積形成穩定固態薄膜（film）的一種沉積技術。CVD技術是半導體IC制程中運用極為廣泛的薄膜形成方法 如介電材料（dielectrics）、導體或半導體等薄膜材料幾乎都能用CVD技術完成。常用的CVD技術有：(1)「常壓化學氣相沉積（APCVD）」；(2)「低壓化學氣相沉積（LPCVD）」；(3)「電漿輔助化學氣相沉積（PECVD）」較為常見的CVD薄膜包括有：■二氣化硅（通常直接稱為氧化層）■氮化硅■多晶硅■耐火金屬與這類金屬之其硅化物CVD的反應機制主要可分為五個步驟：(1)在沉積室中導入氣體 并混以稀釋用的惰性氣體構成「主氣流（mainstream）」；(2)主氣流中反應氣體原子或分子通過邊界層到達基板表面；(3)反應氣體原子被「吸附（adsorbed）」在基板上；(4)吸附原子（adatoms）在基板表面移動 并且產生化學反應；(5)氣態生成物被「吸解（desorbed）」 往外擴散通過邊界層進入主氣流中 并由沉積室中被去除。五、物理氣相沉積（PVD）這主要是一種物理制程而非化學制程。此技術一般使用氬等鈍氣 藉由在高真空中將氬離子加速以撞擊濺鍍靶材后 可將靶材原子一個個濺擊出來 并使被濺擊出來的材質（通常為鋁、鈦或其合金）如雪片般沉積在晶圓表面。 PVD以真空、測射、離子化或離子束等方法使純金屬揮發 與碳化氫、氮氣等氣體作用 加熱至400～600℃（約1～3小時）后 蒸鍍碳化物、氮化物、氧化物及硼化物等1～10μm厚之微細粒狀薄膜 PVD可分為三種技術：(1)蒸鍍（Evaporation）；(2)分子束磊晶成長（MolecularBeamEpitaxy；MBE）；(3)濺鍍（Sputter）解離金屬電漿是最近發展出來的物理氣相沉積技術 它是在目標區與晶圓之間 利用電漿 針對從目標區濺擊出來的金屬原子 在其到達晶圓之前 加以離子化。離子化這些金屬原子的目的是 讓這些原子帶有電價 進而使其行進方向受到控制 讓這些原子得以垂直的方向往晶圓行進 就像電漿蝕刻及化學氣相沉積制程。這樣做可以讓這些金屬原子針對極窄、極深的結構進行溝填 以形成極均勻的表層 尤其是在最底層的部份。六、離子植入（IonImplant）離子植入技術可將摻質以離子型態植入半導體組件的特定區域上 以獲得精確的電子特性。這些離子必須先被加速至具有足夠能量與速度 以穿透（植入）薄膜 到達預定的植入深度。離子植入制程可對植入區內的摻質濃度加以精密控制。基本上 此摻質濃度（劑量）系由離子束電流（離子束內之總離子數）與掃瞄率（晶圓通過離子束之次數）來控制 而離子植入之深度則由離子束能量之大小來決定。七、化學機械研磨技術化學機械研磨技術（化學機器磨光 CMP）兼具有研磨性物質的機械式研磨與酸堿溶液的化學式研磨兩種作用 可以使晶圓表面達到全面性的平坦化 以利后續薄膜沉積之進行。在CMP制程的硬設備中 研磨頭被用來將晶圓壓在研磨墊上并帶動晶圓旋轉。 至于研磨墊則以相反的方向旋轉。在進行研磨時 由研磨顆粒所構成的研漿會被置于晶圓與研磨墊間。影響CMP制程的變量包括有：研磨頭所施的壓力與晶圓的平坦度、晶圓與研磨墊的旋轉速度、研漿與研磨顆粒的化學成份、溫度、以及研磨墊的材質與磨損性等等。八、光罩檢測（Retical檢查）光罩是高精密度的石英平板 是用來制作晶圓上電子電路圖像 以利集成電路的制作。光罩必須是完美無缺 才能呈現完整的電路圖像 否則不完整的圖像會被復制到晶圓上。光罩檢測機臺則是結合影像掃描技術與先進的影像處理技術 捕捉圖像上的缺失。當晶圓從一個制程往下個制程進行時 圖案晶圓檢測系統可用來檢測出晶圓上是否有瑕疵包括有微塵粒子、斷線、短路、以及其它各式各樣的問題。此外 對已印有電路圖案的圖案晶圓成品而言 則需要進行深次微米范圍之瑕疵檢測。一般來說 圖案晶圓檢測系統系以白光或雷射光來照射晶圓表面。再由一或多組偵測器接收自晶圓表面繞射出來的光線 并將該影像交由高功能軟件進行底層圖案消除 以辨識并發現瑕疵。九、清洗技術我們要知道 清洗技術在芯片制造中非常重要。清洗的目的是去除金屬雜質、有機物污染、微塵與自然氧化物；降低表面粗糙度；因此幾乎所有制程之前或后都需要清洗。份量約占所有制程步驟的30%。十、晶片切割（DieSaw）晶片切割之目的為將前制程加工完成之晶圓上一顆顆之晶粒（die）切割分離。舉例來說：以0.2微米制程技術生產 每片八寸晶圓上可制作近六百顆以上的64M微量。欲進行晶片切割 首先必須進行晶圓黏片 而后再送至晶片切割機上進行切割。切割完后之晶粒井然有序排列于膠帶上 而框架的支撐避免了膠帶的皺摺與晶粒之相互碰撞。十一：焊線（WireBond）IC構裝制程（Packaging）則是利用塑膠或陶瓷包裝晶粒與配線以成集成電路（IntegratedCircuit；簡稱IC） 此制程的目的是為了製造出所生產的電路的保護層 避免電路受到機械性刮傷或是高溫破壞。最后整個集成電路的周圍會向外拉出腳架（Pin） 稱之為打線 作為與外界電路板連接之用。十二、封膠（Mold）封膠之主要目的為防止濕氣由外部侵入、以機械方式支持導線、內部產生熱量之去除及提供能夠手持之形體。其過程為將導線架置于框架上并預熱 再將框架置于壓模機上的構裝模上無塵室規劃 再以樹脂充填并待硬化。十三、剪切/成形（Trim/Form）剪切之目的為將導線架上構裝完成之晶粒獨立分開 并把不需要的連接用材料及部份凸出之樹脂切除（dejunk）。成形之目的則是將外引腳壓成各種預先設計好之形狀 以便于裝置于電路版上使用。剪切與成形主要由一部沖壓機配上多套不同制程之模具 加上進料及出料機構所組成。十四：典型的測試和檢驗過程這些測試和檢驗就是保證封裝好芯片的質量 保證其良率的。其檢測項目包括但不限于以下幾項:總結以上的整理并不保證完全正確或者完整 筆者整理這些是為了方便大家對半導體芯片的制程有一些簡要的了解 如果有錯誤 希望大家斧正。當然 也希望這些內容對大家有所幫助。今天是《半導體行業觀察》為您分享的第1377期內容 歡迎關注。Reading推薦閱讀（點擊文章標題 直接閱讀）★日本顯示將憑這個技術重新崛起 中韓美準備應戰吧！★從4G向5G過渡 這四大技術不容忽視★0到500億 揭秘歐菲光15年發家史關注微信公眾號半導體行業觀察 后臺回復關鍵詞獲取更多內容回復比亞迪 看《比亞迪的芯片布局 王傳福的野心》回復長電科技 看《從江陰小廠到世界前三 長電科技一路狂奔》回復英特爾 看《四面楚歌 Intel還能重回巔峰嗎？》回復全面屏。 看《全面屏手機給供應鏈帶來的挑戰》回復芯片市場 看《又一個被中國廠商做死的芯片市場！》回復展會 看《2017最新半導體展會會議日歷》回復投稿 看《如何成為“半導體行業觀察”的一員》回復搜索 還能輕松找到其他你感興趣的文章！摩爾邀請您加入精英微信群你好。 感謝長期對半導體行業觀察的關注和支持！為了方便各位精英專家交流 我們組建了一些專業、微信交流群 歡迎你加入 我們還會邀請在摩爾直播App做過技術和行業分享的100+技術大牛入群和大家交流。加群方法：長按二維碼 加群主為好友 填寫加群需求信息 拉你入群。（微信限制每天好友添加數量只有300人 請耐心等待）地域群：上海、深圳、北京、江蘇.浙江、西安、武漢、成都.重慶、合肥、廈門.晉華、大連、臺灣、新加坡、日本.韓國、美國、歐洲、摩爾直播學習群。專業群：模擬射頻設計、EDA.IP、數字芯片設計、模擬混合信號設計、版圖Layout、數字PR.驗證、晶圓制造Fab、設備EE、半導體材料、半導體設備、封裝測試、半導體投資、市場銷售、AE.FAE、嵌入式開發、實習交流、采購.IC代理、AI芯片專業微信群規則：1.專業、高效交流 建議進群請修改群昵稱 格式：公司或學校+職位或專業+中文或英文 請服從群主管理 如果多次違規會被請出交流群；2.原則上每人加不超過3個群 精彩討論內容 群主會負責在不同群同步 既然加了群 請大家盡量置頂群 積極參與群討論；3.群里聊天討論僅限半導體專業內容 杜絕專業無關內容 特別是養生、拉票、微商等內容 嚴格禁止 為自己公司打廣告以不引起群友反感為限； |
